Tugas 8: Latches, Flip-Flop and Pewaktu (Timer)

Juni 05, 2021

Latches

Output dari latch tergantung pada inputnya saat ini dan pada output sebelumnya dan perubahan statusnya dapat terjadi kapan saja ketika inputnya berubah

Latch S-R (Set-Reset)
Gerbang Latch S-R
Gerbang Latch D

1.) Latch S-R

Latch S-R input TINGGI-aktif

Latch S-R input RENDAH-aktif

Negatif-OR Setara dengan gerbang NAND /S-/R Latch

Contoh:

Tentukan bentuk gelombang yang akan diamati pada keluaran Q. Asumsikan bahwa Q awalnya RENDAH

2.) Gerbang Latch S-R

Kait berpagar memerlukan input Aktifkan, EN (G juga digunakan untuk menetapkan input aktif). Input S dan R mengontrol status ke mana gerendel akan berjalan saat level TINGGI diterapkan ke input EN. Kait tidak akan berubah sampai EN TINGGI.

Tabel Kebenaran untuk Gated S-R Latch

3.) Gerbang Latch D

Hanya memiliki satu input selain EN. Masukan ini disebut masukan D (data).

- Ketika input D Tinggi dan input EN Tinggi, Latch akan Ditetapkan.

- Ketika input D Rendah dan EN Tinggi Latch akan Reset.

- Cara lain, output Q mengikuti input D ketika EN Tinggi

Flip-Flop yang Dipicu Tepi

Flip-flop SR yang dipicu oleh tepi
Flip-flop D yang dipicu oleh tepi
Flip-flop JK yang dipicu tepi

Simbol Logika Flip-Flop yang Dipicu Tepi (Atas: Dipicu Tepi Positif; Bawah: Dipicu Tepi Negatif).

Flip-Flop S-R yang Dipicu Tepi

Input S dan R flip-flop SR disebut input sinkron karena data pada input ini ditransfer ke output flip-flop hanya pada tepi pemicu pulsa clock.

Pengoperasian flip-flop SR yang dipicu oleh tepi positif

FlipFlop D yang Dipicu Tepi

Flip-flop D berguna ketika satu bit data (1 atau 0) akan disimpan.

Flip-Flop JK yang Dipicu Tepi

Flip-flop JK bersifat serbaguna dan merupakan jenis flip-flop yang banyak digunakan. Perbedaannya adalah bahwa flip-flop J-K tidak memiliki status yang tidak valid seperti halnya flip-flop S-R.